PCIe 7.0 offrira une vitesse extraordinaire de 512 Go / s

L’organisation PCI-SIG a annoncé les spécifications précédentes de PCIe 7.0 , la version la plus avancée du bus d’E/S local, qui arrivera à des vitesses stratosphériques dans une première au plus tôt en 2025.

Le PCI-Express est essentiel pour l’architecture informatique moderne car il est utilisé à la fois pour l’interconnexion interne dans les circuits intégrés de la carte mère (chipsets) et pour l’interconnexion de composants tels que le CPU, ainsi que pour la connexion de cartes externes (GPU, SSD, son, réseau…) sont percés dans les fentes ou connecteurs correspondants. Ici, nous avons un guide de ce bus au cas où vous voudriez vous rattraper.

PCIe 7.0 annoncé

Vous utilisez probablement encore les solutions PCIe 3.0, la version la plus courante de la norme. Mais l’industrie technologique ne se repose pas, PCIe 4.0 a déjà été adopté, et PCIe 5.0 a commencé à être déployé cette année dès qu’Intel le prendra en charge avec la plate-forme Alder Lake, et AMD le fera bientôt avec AM4. La prochaine version, la 6.0, a été annoncée en janvier dernier, et une autre est en train de sortir.

L’annonce des spécifications PCIe 7.0 a été faite lors de l’événement PCI-SIG Developers Conference 2022, où l’organisation responsable de la norme célèbre son 30e anniversaire. Sa grande amélioration, comme avec les normes précédentes, est de doubler le débit par rapport à la précédente pour une performance totale de 128 GT/s sur une seule voie (x1).

Cela signifie que dans un slot PCIe x16 comme celui utilisé pour les cartes graphiques discrètes, les performances bidirectionnelles théoriques peuvent être augmentées à 512 Go/s. Un autre exemple de haute performance serait les SSD ou Ethernet, jusqu’à 800 Gbps pour les segments gourmands en données.

En plus des améliorations de performances, d’autres développements tels qu’une latence plus faible, de plus grandes capacités RAS ou une virtualisation améliorée des E/S devraient répondre aux besoins accrus de l’industrie. Le schéma de codage PAM4 introduit dans la version 6.0 sera également amélioré pour augmenter le débit binaire.

C’est ce qui permet vraiment à la spécification d’atteindre un débit aussi élevé. Techniquement, il module les signaux à quatre niveaux, emballant deux bits d’information dans un canal série en même temps. Ce schéma PAM4 est largement utilisé dans les réseaux hautes performances tels que les InfiniBands d’entreprise et nous l’avons également vu dans la mémoire graphique du groupe GDDR6.

Une autre amélioration serait une taille de bus physique plus petite, ce qui permettrait de produire des cartes plus petites, plutôt que les tailles monstrueuses que l’on peut trouver dans les graphiques dédiés haut de gamme d’aujourd’hui, par exemple. Cela est compréhensible si des systèmes de refroidissement plus efficaces sont obtenus, car les nouvelles générations de graphiques NVIDIA et AMD seront de gros consommateurs d’énergie.

Comme c’est souvent le cas avec les nouvelles normes, elles se concentreront initialement sur les centres de données, les applications industrielles, automobiles, militaires et aérospatiales. Il n’atteindra pas les consommateurs avant plusieurs années. Il n’y a toujours pas de composants (cartes graphiques et SSD) qui profitent du PCIe 5.0, et même le PCIe 4.0 est encore minoritaire par rapport aux millions de cartes qui utilisent la version 3.0.

Dans tous les cas, PCIe 7.0 est déjà en cours de développement, et c’est important, car à l’avenir, il deviendra le seul de son genre pour l’architecture informatique, dès que l’ancien ISA, AGP, le PCI d’origine ou de moins en moins SATA sont laissés pour compte.